Loading...
Note: File does not exist in v6.2.
1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
2/*
3 * Copyright (C) 2023 Linaro Ltd.
4 * Author: Peter Griffin <peter.griffin@linaro.org>
5 *
6 * Device Tree binding constants for Google gs101 clock controller.
7 */
8
9#ifndef _DT_BINDINGS_CLOCK_GOOGLE_GS101_H
10#define _DT_BINDINGS_CLOCK_GOOGLE_GS101_H
11
12/* CMU_TOP PLL */
13#define CLK_FOUT_SHARED0_PLL 1
14#define CLK_FOUT_SHARED1_PLL 2
15#define CLK_FOUT_SHARED2_PLL 3
16#define CLK_FOUT_SHARED3_PLL 4
17#define CLK_FOUT_SPARE_PLL 5
18
19/* CMU_TOP MUX */
20#define CLK_MOUT_PLL_SHARED0 6
21#define CLK_MOUT_PLL_SHARED1 7
22#define CLK_MOUT_PLL_SHARED2 8
23#define CLK_MOUT_PLL_SHARED3 9
24#define CLK_MOUT_PLL_SPARE 10
25#define CLK_MOUT_CMU_BO_BUS 11
26#define CLK_MOUT_CMU_BUS0_BUS 12
27#define CLK_MOUT_CMU_BUS1_BUS 13
28#define CLK_MOUT_CMU_BUS2_BUS 14
29#define CLK_MOUT_CMU_CIS_CLK0 15
30#define CLK_MOUT_CMU_CIS_CLK1 16
31#define CLK_MOUT_CMU_CIS_CLK2 17
32#define CLK_MOUT_CMU_CIS_CLK3 18
33#define CLK_MOUT_CMU_CIS_CLK4 19
34#define CLK_MOUT_CMU_CIS_CLK5 20
35#define CLK_MOUT_CMU_CIS_CLK6 21
36#define CLK_MOUT_CMU_CIS_CLK7 22
37#define CLK_MOUT_CMU_CMU_BOOST 23
38#define CLK_MOUT_CMU_BOOST_OPTION1 24
39#define CLK_MOUT_CMU_CORE_BUS 25
40#define CLK_MOUT_CMU_CPUCL0_DBG 26
41#define CLK_MOUT_CMU_CPUCL0_SWITCH 27
42#define CLK_MOUT_CMU_CPUCL1_SWITCH 28
43#define CLK_MOUT_CMU_CPUCL2_SWITCH 29
44#define CLK_MOUT_CMU_CSIS_BUS 30
45#define CLK_MOUT_CMU_DISP_BUS 31
46#define CLK_MOUT_CMU_DNS_BUS 32
47#define CLK_MOUT_CMU_DPU_BUS 33
48#define CLK_MOUT_CMU_EH_BUS 34
49#define CLK_MOUT_CMU_G2D_G2D 35
50#define CLK_MOUT_CMU_G2D_MSCL 36
51#define CLK_MOUT_CMU_G3AA_G3AA 37
52#define CLK_MOUT_CMU_G3D_BUSD 38
53#define CLK_MOUT_CMU_G3D_GLB 39
54#define CLK_MOUT_CMU_G3D_SWITCH 40
55#define CLK_MOUT_CMU_GDC_GDC0 41
56#define CLK_MOUT_CMU_GDC_GDC1 42
57#define CLK_MOUT_CMU_GDC_SCSC 43
58#define CLK_MOUT_CMU_HPM 44
59#define CLK_MOUT_CMU_HSI0_BUS 45
60#define CLK_MOUT_CMU_HSI0_DPGTC 46
61#define CLK_MOUT_CMU_HSI0_USB31DRD 47
62#define CLK_MOUT_CMU_HSI0_USBDPDBG 48
63#define CLK_MOUT_CMU_HSI1_BUS 49
64#define CLK_MOUT_CMU_HSI1_PCIE 50
65#define CLK_MOUT_CMU_HSI2_BUS 51
66#define CLK_MOUT_CMU_HSI2_MMC_CARD 52
67#define CLK_MOUT_CMU_HSI2_PCIE 53
68#define CLK_MOUT_CMU_HSI2_UFS_EMBD 54
69#define CLK_MOUT_CMU_IPP_BUS 55
70#define CLK_MOUT_CMU_ITP_BUS 56
71#define CLK_MOUT_CMU_MCSC_ITSC 57
72#define CLK_MOUT_CMU_MCSC_MCSC 58
73#define CLK_MOUT_CMU_MFC_MFC 59
74#define CLK_MOUT_CMU_MIF_BUSP 60
75#define CLK_MOUT_CMU_MIF_SWITCH 61
76#define CLK_MOUT_CMU_MISC_BUS 62
77#define CLK_MOUT_CMU_MISC_SSS 63
78#define CLK_MOUT_CMU_PDP_BUS 64
79#define CLK_MOUT_CMU_PDP_VRA 65
80#define CLK_MOUT_CMU_PERIC0_BUS 66
81#define CLK_MOUT_CMU_PERIC0_IP 67
82#define CLK_MOUT_CMU_PERIC1_BUS 68
83#define CLK_MOUT_CMU_PERIC1_IP 69
84#define CLK_MOUT_CMU_TNR_BUS 70
85#define CLK_MOUT_CMU_TOP_BOOST_OPTION1 71
86#define CLK_MOUT_CMU_TOP_CMUREF 72
87#define CLK_MOUT_CMU_TPU_BUS 73
88#define CLK_MOUT_CMU_TPU_TPU 74
89#define CLK_MOUT_CMU_TPU_TPUCTL 75
90#define CLK_MOUT_CMU_TPU_UART 76
91#define CLK_MOUT_CMU_CMUREF 77
92
93/* CMU_TOP Dividers */
94#define CLK_DOUT_CMU_BO_BUS 78
95#define CLK_DOUT_CMU_BUS0_BUS 79
96#define CLK_DOUT_CMU_BUS1_BUS 80
97#define CLK_DOUT_CMU_BUS2_BUS 81
98#define CLK_DOUT_CMU_CIS_CLK0 82
99#define CLK_DOUT_CMU_CIS_CLK1 83
100#define CLK_DOUT_CMU_CIS_CLK2 84
101#define CLK_DOUT_CMU_CIS_CLK3 85
102#define CLK_DOUT_CMU_CIS_CLK4 86
103#define CLK_DOUT_CMU_CIS_CLK5 87
104#define CLK_DOUT_CMU_CIS_CLK6 88
105#define CLK_DOUT_CMU_CIS_CLK7 89
106#define CLK_DOUT_CMU_CORE_BUS 90
107#define CLK_DOUT_CMU_CPUCL0_DBG 91
108#define CLK_DOUT_CMU_CPUCL0_SWITCH 92
109#define CLK_DOUT_CMU_CPUCL1_SWITCH 93
110#define CLK_DOUT_CMU_CPUCL2_SWITCH 94
111#define CLK_DOUT_CMU_CSIS_BUS 95
112#define CLK_DOUT_CMU_DISP_BUS 96
113#define CLK_DOUT_CMU_DNS_BUS 97
114#define CLK_DOUT_CMU_DPU_BUS 98
115#define CLK_DOUT_CMU_EH_BUS 99
116#define CLK_DOUT_CMU_G2D_G2D 100
117#define CLK_DOUT_CMU_G2D_MSCL 101
118#define CLK_DOUT_CMU_G3AA_G3AA 102
119#define CLK_DOUT_CMU_G3D_BUSD 103
120#define CLK_DOUT_CMU_G3D_GLB 104
121#define CLK_DOUT_CMU_G3D_SWITCH 105
122#define CLK_DOUT_CMU_GDC_GDC0 106
123#define CLK_DOUT_CMU_GDC_GDC1 107
124#define CLK_DOUT_CMU_GDC_SCSC 108
125#define CLK_DOUT_CMU_CMU_HPM 109
126#define CLK_DOUT_CMU_HSI0_BUS 110
127#define CLK_DOUT_CMU_HSI0_DPGTC 111
128#define CLK_DOUT_CMU_HSI0_USB31DRD 112
129#define CLK_DOUT_CMU_HSI0_USBDPDBG 113
130#define CLK_DOUT_CMU_HSI1_BUS 114
131#define CLK_DOUT_CMU_HSI1_PCIE 115
132#define CLK_DOUT_CMU_HSI2_BUS 116
133#define CLK_DOUT_CMU_HSI2_MMC_CARD 117
134#define CLK_DOUT_CMU_HSI2_PCIE 118
135#define CLK_DOUT_CMU_HSI2_UFS_EMBD 119
136#define CLK_DOUT_CMU_IPP_BUS 120
137#define CLK_DOUT_CMU_ITP_BUS 121
138#define CLK_DOUT_CMU_MCSC_ITSC 122
139#define CLK_DOUT_CMU_MCSC_MCSC 123
140#define CLK_DOUT_CMU_MFC_MFC 124
141#define CLK_DOUT_CMU_MIF_BUSP 125
142#define CLK_DOUT_CMU_MISC_BUS 126
143#define CLK_DOUT_CMU_MISC_SSS 127
144#define CLK_DOUT_CMU_OTP 128
145#define CLK_DOUT_CMU_PDP_BUS 129
146#define CLK_DOUT_CMU_PDP_VRA 130
147#define CLK_DOUT_CMU_PERIC0_BUS 131
148#define CLK_DOUT_CMU_PERIC0_IP 132
149#define CLK_DOUT_CMU_PERIC1_BUS 133
150#define CLK_DOUT_CMU_PERIC1_IP 134
151#define CLK_DOUT_CMU_TNR_BUS 135
152#define CLK_DOUT_CMU_TPU_BUS 136
153#define CLK_DOUT_CMU_TPU_TPU 137
154#define CLK_DOUT_CMU_TPU_TPUCTL 138
155#define CLK_DOUT_CMU_TPU_UART 139
156#define CLK_DOUT_CMU_CMU_BOOST 140
157#define CLK_DOUT_CMU_CMU_CMUREF 141
158#define CLK_DOUT_CMU_SHARED0_DIV2 142
159#define CLK_DOUT_CMU_SHARED0_DIV3 143
160#define CLK_DOUT_CMU_SHARED0_DIV4 144
161#define CLK_DOUT_CMU_SHARED0_DIV5 145
162#define CLK_DOUT_CMU_SHARED1_DIV2 146
163#define CLK_DOUT_CMU_SHARED1_DIV3 147
164#define CLK_DOUT_CMU_SHARED1_DIV4 148
165#define CLK_DOUT_CMU_SHARED2_DIV2 149
166#define CLK_DOUT_CMU_SHARED3_DIV2 150
167
168/* CMU_TOP Gates */
169#define CLK_GOUT_CMU_BUS0_BOOST 151
170#define CLK_GOUT_CMU_BUS1_BOOST 152
171#define CLK_GOUT_CMU_BUS2_BOOST 153
172#define CLK_GOUT_CMU_CORE_BOOST 154
173#define CLK_GOUT_CMU_CPUCL0_BOOST 155
174#define CLK_GOUT_CMU_CPUCL1_BOOST 156
175#define CLK_GOUT_CMU_CPUCL2_BOOST 157
176#define CLK_GOUT_CMU_MIF_BOOST 158
177#define CLK_GOUT_CMU_MIF_SWITCH 159
178#define CLK_GOUT_CMU_BO_BUS 160
179#define CLK_GOUT_CMU_BUS0_BUS 161
180#define CLK_GOUT_CMU_BUS1_BUS 162
181#define CLK_GOUT_CMU_BUS2_BUS 163
182#define CLK_GOUT_CMU_CIS_CLK0 164
183#define CLK_GOUT_CMU_CIS_CLK1 165
184#define CLK_GOUT_CMU_CIS_CLK2 166
185#define CLK_GOUT_CMU_CIS_CLK3 167
186#define CLK_GOUT_CMU_CIS_CLK4 168
187#define CLK_GOUT_CMU_CIS_CLK5 169
188#define CLK_GOUT_CMU_CIS_CLK6 170
189#define CLK_GOUT_CMU_CIS_CLK7 171
190#define CLK_GOUT_CMU_CMU_BOOST 172
191#define CLK_GOUT_CMU_CORE_BUS 173
192#define CLK_GOUT_CMU_CPUCL0_DBG 174
193#define CLK_GOUT_CMU_CPUCL0_SWITCH 175
194#define CLK_GOUT_CMU_CPUCL1_SWITCH 176
195#define CLK_GOUT_CMU_CPUCL2_SWITCH 177
196#define CLK_GOUT_CMU_CSIS_BUS 178
197#define CLK_GOUT_CMU_DISP_BUS 179
198#define CLK_GOUT_CMU_DNS_BUS 180
199#define CLK_GOUT_CMU_DPU_BUS 181
200#define CLK_GOUT_CMU_EH_BUS 182
201#define CLK_GOUT_CMU_G2D_G2D 183
202#define CLK_GOUT_CMU_G2D_MSCL 184
203#define CLK_GOUT_CMU_G3AA_G3AA 185
204#define CLK_GOUT_CMU_G3D_BUSD 186
205#define CLK_GOUT_CMU_G3D_GLB 187
206#define CLK_GOUT_CMU_G3D_SWITCH 188
207#define CLK_GOUT_CMU_GDC_GDC0 189
208#define CLK_GOUT_CMU_GDC_GDC1 190
209#define CLK_GOUT_CMU_GDC_SCSC 191
210#define CLK_GOUT_CMU_HPM 192
211#define CLK_GOUT_CMU_HSI0_BUS 193
212#define CLK_GOUT_CMU_HSI0_DPGTC 194
213#define CLK_GOUT_CMU_HSI0_USB31DRD 195
214#define CLK_GOUT_CMU_HSI0_USBDPDBG 196
215#define CLK_GOUT_CMU_HSI1_BUS 197
216#define CLK_GOUT_CMU_HSI1_PCIE 198
217#define CLK_GOUT_CMU_HSI2_BUS 199
218#define CLK_GOUT_CMU_HSI2_MMC_CARD 200
219#define CLK_GOUT_CMU_HSI2_PCIE 201
220#define CLK_GOUT_CMU_HSI2_UFS_EMBD 202
221#define CLK_GOUT_CMU_IPP_BUS 203
222#define CLK_GOUT_CMU_ITP_BUS 204
223#define CLK_GOUT_CMU_MCSC_ITSC 205
224#define CLK_GOUT_CMU_MCSC_MCSC 206
225#define CLK_GOUT_CMU_MFC_MFC 207
226#define CLK_GOUT_CMU_MIF_BUSP 208
227#define CLK_GOUT_CMU_MISC_BUS 209
228#define CLK_GOUT_CMU_MISC_SSS 210
229#define CLK_GOUT_CMU_PDP_BUS 211
230#define CLK_GOUT_CMU_PDP_VRA 212
231#define CLK_GOUT_CMU_G3AA 213
232#define CLK_GOUT_CMU_PERIC0_BUS 214
233#define CLK_GOUT_CMU_PERIC0_IP 215
234#define CLK_GOUT_CMU_PERIC1_BUS 216
235#define CLK_GOUT_CMU_PERIC1_IP 217
236#define CLK_GOUT_CMU_TNR_BUS 218
237#define CLK_GOUT_CMU_TOP_CMUREF 219
238#define CLK_GOUT_CMU_TPU_BUS 220
239#define CLK_GOUT_CMU_TPU_TPU 221
240#define CLK_GOUT_CMU_TPU_TPUCTL 222
241#define CLK_GOUT_CMU_TPU_UART 223
242
243/* CMU_APM */
244#define CLK_MOUT_APM_FUNC 1
245#define CLK_MOUT_APM_FUNCSRC 2
246#define CLK_DOUT_APM_BOOST 3
247#define CLK_DOUT_APM_USI0_UART 4
248#define CLK_DOUT_APM_USI0_USI 5
249#define CLK_DOUT_APM_USI1_UART 6
250#define CLK_GOUT_APM_APM_CMU_APM_PCLK 7
251#define CLK_GOUT_BUS0_BOOST_OPTION1 8
252#define CLK_GOUT_CMU_BOOST_OPTION1 9
253#define CLK_GOUT_CORE_BOOST_OPTION1 10
254#define CLK_GOUT_APM_FUNC 11
255#define CLK_GOUT_APM_APBIF_GPIO_ALIVE_PCLK 12
256#define CLK_GOUT_APM_APBIF_GPIO_FAR_ALIVE_PCLK 13
257#define CLK_GOUT_APM_APBIF_PMU_ALIVE_PCLK 14
258#define CLK_GOUT_APM_APBIF_RTC_PCLK 15
259#define CLK_GOUT_APM_APBIF_TRTC_PCLK 16
260#define CLK_GOUT_APM_APM_USI0_UART_IPCLK 17
261#define CLK_GOUT_APM_APM_USI0_UART_PCLK 18
262#define CLK_GOUT_APM_APM_USI0_USI_IPCLK 19
263#define CLK_GOUT_APM_APM_USI0_USI_PCLK 20
264#define CLK_GOUT_APM_APM_USI1_UART_IPCLK 21
265#define CLK_GOUT_APM_APM_USI1_UART_PCLK 22
266#define CLK_GOUT_APM_D_TZPC_APM_PCLK 23
267#define CLK_GOUT_APM_GPC_APM_PCLK 24
268#define CLK_GOUT_APM_GREBEINTEGRATION_HCLK 25
269#define CLK_GOUT_APM_INTMEM_ACLK 26
270#define CLK_GOUT_APM_INTMEM_PCLK 27
271#define CLK_GOUT_APM_LHM_AXI_G_SWD_I_CLK 28
272#define CLK_GOUT_APM_LHM_AXI_P_AOCAPM_I_CLK 29
273#define CLK_GOUT_APM_LHM_AXI_P_APM_I_CLK 30
274#define CLK_GOUT_APM_LHS_AXI_D_APM_I_CLK 31
275#define CLK_GOUT_APM_LHS_AXI_G_DBGCORE_I_CLK 32
276#define CLK_GOUT_APM_LHS_AXI_G_SCAN2DRAM_I_CLK 33
277#define CLK_GOUT_APM_MAILBOX_APM_AOC_PCLK 34
278#define CLK_GOUT_APM_MAILBOX_APM_AP_PCLK 35
279#define CLK_GOUT_APM_MAILBOX_APM_GSA_PCLK 36
280#define CLK_GOUT_APM_MAILBOX_APM_SWD_PCLK 37
281#define CLK_GOUT_APM_MAILBOX_APM_TPU_PCLK 38
282#define CLK_GOUT_APM_MAILBOX_AP_AOC_PCLK 39
283#define CLK_GOUT_APM_MAILBOX_AP_DBGCORE_PCLK 40
284#define CLK_GOUT_APM_PMU_INTR_GEN_PCLK 41
285#define CLK_GOUT_APM_ROM_CRC32_HOST_ACLK 42
286#define CLK_GOUT_APM_ROM_CRC32_HOST_PCLK 43
287#define CLK_GOUT_APM_CLK_APM_BUS_CLK 44
288#define CLK_GOUT_APM_CLK_APM_USI0_UART_CLK 45
289#define CLK_GOUT_APM_CLK_APM_USI0_USI_CLK 46
290#define CLK_GOUT_APM_CLK_APM_USI1_UART_CLK 47
291#define CLK_GOUT_APM_SPEEDY_APM_PCLK 48
292#define CLK_GOUT_APM_SPEEDY_SUB_APM_PCLK 49
293#define CLK_GOUT_APM_SSMT_D_APM_ACLK 50
294#define CLK_GOUT_APM_SSMT_D_APM_PCLK 51
295#define CLK_GOUT_APM_SSMT_G_DBGCORE_ACLK 52
296#define CLK_GOUT_APM_SSMT_G_DBGCORE_PCLK 53
297#define CLK_GOUT_APM_SS_DBGCORE_SS_DBGCORE_HCLK 54
298#define CLK_GOUT_APM_SYSMMU_D_APM_CLK_S2 55
299#define CLK_GOUT_APM_SYSREG_APM_PCLK 56
300#define CLK_GOUT_APM_UASC_APM_ACLK 57
301#define CLK_GOUT_APM_UASC_APM_PCLK 58
302#define CLK_GOUT_APM_UASC_DBGCORE_ACLK 59
303#define CLK_GOUT_APM_UASC_DBGCORE_PCLK 60
304#define CLK_GOUT_APM_UASC_G_SWD_ACLK 61
305#define CLK_GOUT_APM_UASC_G_SWD_PCLK 62
306#define CLK_GOUT_APM_UASC_P_AOCAPM_ACLK 63
307#define CLK_GOUT_APM_UASC_P_AOCAPM_PCLK 64
308#define CLK_GOUT_APM_UASC_P_APM_ACLK 65
309#define CLK_GOUT_APM_UASC_P_APM_PCLK 66
310#define CLK_GOUT_APM_WDT_APM_PCLK 67
311#define CLK_GOUT_APM_XIU_DP_APM_ACLK 68
312#define CLK_APM_PLL_DIV2_APM 69
313#define CLK_APM_PLL_DIV4_APM 70
314#define CLK_APM_PLL_DIV16_APM 71
315
316/* CMU_HSI0 */
317#define CLK_FOUT_USB_PLL 1
318#define CLK_MOUT_PLL_USB 2
319#define CLK_MOUT_HSI0_ALT_USER 3
320#define CLK_MOUT_HSI0_BUS_USER 4
321#define CLK_MOUT_HSI0_DPGTC_USER 5
322#define CLK_MOUT_HSI0_TCXO_USER 6
323#define CLK_MOUT_HSI0_USB20_USER 7
324#define CLK_MOUT_HSI0_USB31DRD_USER 8
325#define CLK_MOUT_HSI0_USBDPDBG_USER 9
326#define CLK_MOUT_HSI0_BUS 10
327#define CLK_MOUT_HSI0_USB20_REF 11
328#define CLK_MOUT_HSI0_USB31DRD 12
329#define CLK_DOUT_HSI0_USB31DRD 13
330#define CLK_GOUT_HSI0_PCLK 14
331#define CLK_GOUT_HSI0_USB31DRD_I_USB31DRD_SUSPEND_CLK_26 15
332#define CLK_GOUT_HSI0_CLK_HSI0_ALT 16
333#define CLK_GOUT_HSI0_DP_LINK_I_DP_GTC_CLK 17
334#define CLK_GOUT_HSI0_DP_LINK_I_PCLK 18
335#define CLK_GOUT_HSI0_D_TZPC_HSI0_PCLK 19
336#define CLK_GOUT_HSI0_ETR_MIU_I_ACLK 20
337#define CLK_GOUT_HSI0_ETR_MIU_I_PCLK 21
338#define CLK_GOUT_HSI0_GPC_HSI0_PCLK 22
339#define CLK_GOUT_HSI0_LHM_AXI_G_ETR_HSI0_I_CLK 23
340#define CLK_GOUT_HSI0_LHM_AXI_P_AOCHSI0_I_CLK 24
341#define CLK_GOUT_HSI0_LHM_AXI_P_HSI0_I_CLK 25
342#define CLK_GOUT_HSI0_LHS_ACEL_D_HSI0_I_CLK 26
343#define CLK_GOUT_HSI0_LHS_AXI_D_HSI0AOC_I_CLK 27
344#define CLK_GOUT_HSI0_PPMU_HSI0_AOC_ACLK 28
345#define CLK_GOUT_HSI0_PPMU_HSI0_AOC_PCLK 29
346#define CLK_GOUT_HSI0_PPMU_HSI0_BUS0_ACLK 30
347#define CLK_GOUT_HSI0_PPMU_HSI0_BUS0_PCLK 31
348#define CLK_GOUT_HSI0_CLK_HSI0_BUS_CLK 32
349#define CLK_GOUT_HSI0_SSMT_USB_ACLK 33
350#define CLK_GOUT_HSI0_SSMT_USB_PCLK 34
351#define CLK_GOUT_HSI0_SYSMMU_USB_CLK_S2 35
352#define CLK_GOUT_HSI0_SYSREG_HSI0_PCLK 36
353#define CLK_GOUT_HSI0_UASC_HSI0_CTRL_ACLK 37
354#define CLK_GOUT_HSI0_UASC_HSI0_CTRL_PCLK 38
355#define CLK_GOUT_HSI0_UASC_HSI0_LINK_ACLK 39
356#define CLK_GOUT_HSI0_UASC_HSI0_LINK_PCLK 40
357#define CLK_GOUT_HSI0_USB31DRD_ACLK_PHYCTRL 41
358#define CLK_GOUT_HSI0_USB31DRD_BUS_CLK_EARLY 42
359#define CLK_GOUT_HSI0_USB31DRD_I_USB20_PHY_REFCLK_26 43
360#define CLK_GOUT_HSI0_USB31DRD_I_USB31DRD_REF_CLK_40 44
361#define CLK_GOUT_HSI0_USB31DRD_I_USBDPPHY_REF_SOC_PLL 45
362#define CLK_GOUT_HSI0_USB31DRD_I_USBDPPHY_SCL_APB_PCLK 46
363#define CLK_GOUT_HSI0_USB31DRD_I_USBPCS_APB_CLK 47
364#define CLK_GOUT_HSI0_USB31DRD_USBDPPHY_I_ACLK 48
365#define CLK_GOUT_HSI0_USB31DRD_USBDPPHY_UDBG_I_APB_PCLK 49
366#define CLK_GOUT_HSI0_XIU_D0_HSI0_ACLK 50
367#define CLK_GOUT_HSI0_XIU_D1_HSI0_ACLK 51
368#define CLK_GOUT_HSI0_XIU_P_HSI0_ACLK 52
369
370/* CMU_HSI2 */
371#define CLK_MOUT_HSI2_BUS_USER 1
372#define CLK_MOUT_HSI2_MMC_CARD_USER 2
373#define CLK_MOUT_HSI2_PCIE_USER 3
374#define CLK_MOUT_HSI2_UFS_EMBD_USER 4
375#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_PHY_REFCLK_IN 5
376#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_PHY_REFCLK_IN 6
377#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4A_1_ACLK 7
378#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4A_1_PCLK 8
379#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4B_1_ACLK 9
380#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4B_1_PCLK 10
381#define CLK_GOUT_HSI2_D_TZPC_HSI2_PCLK 11
382#define CLK_GOUT_HSI2_GPC_HSI2_PCLK 12
383#define CLK_GOUT_HSI2_GPIO_HSI2_PCLK 13
384#define CLK_GOUT_HSI2_HSI2_CMU_HSI2_PCLK 14
385#define CLK_GOUT_HSI2_LHM_AXI_P_HSI2_I_CLK 15
386#define CLK_GOUT_HSI2_LHS_ACEL_D_HSI2_I_CLK 16
387#define CLK_GOUT_HSI2_MMC_CARD_I_ACLK 17
388#define CLK_GOUT_HSI2_MMC_CARD_SDCLKIN 18
389#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_DBI_ACLK_UG 19
390#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_MSTR_ACLK_UG 20
391#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_SLV_ACLK_UG 21
392#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_I_DRIVER_APB_CLK 22
393#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_DBI_ACLK_UG 23
394#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_MSTR_ACLK_UG 24
395#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_SLV_ACLK_UG 25
396#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_I_DRIVER_APB_CLK 26
397#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PHY_UDBG_I_APB_PCLK 27
398#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PIPE_PAL_PCIE_I_APB_PCLK 28
399#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PCIEPHY210X2_QCH_I_APB_PCLK 29
400#define CLK_GOUT_HSI2_PCIE_IA_GEN4A_1_I_CLK 30
401#define CLK_GOUT_HSI2_PCIE_IA_GEN4B_1_I_CLK 31
402#define CLK_GOUT_HSI2_PPMU_HSI2_ACLK 32
403#define CLK_GOUT_HSI2_PPMU_HSI2_PCLK 33
404#define CLK_GOUT_HSI2_QE_MMC_CARD_HSI2_ACLK 34
405#define CLK_GOUT_HSI2_QE_MMC_CARD_HSI2_PCLK 35
406#define CLK_GOUT_HSI2_QE_PCIE_GEN4A_HSI2_ACLK 36
407#define CLK_GOUT_HSI2_QE_PCIE_GEN4A_HSI2_PCLK 37
408#define CLK_GOUT_HSI2_QE_PCIE_GEN4B_HSI2_ACLK 38
409#define CLK_GOUT_HSI2_QE_PCIE_GEN4B_HSI2_PCLK 39
410#define CLK_GOUT_HSI2_QE_UFS_EMBD_HSI2_ACLK 40
411#define CLK_GOUT_HSI2_QE_UFS_EMBD_HSI2_PCLK 41
412#define CLK_GOUT_HSI2_CLK_HSI2_BUS_CLK 42
413#define CLK_GOUT_HSI2_CLK_HSI2_OSCCLK_CLK 43
414#define CLK_GOUT_HSI2_SSMT_HSI2_ACLK 44
415#define CLK_GOUT_HSI2_SSMT_HSI2_PCLK 45
416#define CLK_GOUT_HSI2_SYSMMU_HSI2_CLK_S2 46
417#define CLK_GOUT_HSI2_SYSREG_HSI2_PCLK 47
418#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_DBI_1_ACLK 48
419#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_DBI_1_PCLK 49
420#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_SLV_1_ACLK 50
421#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_SLV_1_PCLK 51
422#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_DBI_1_ACLK 52
423#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_DBI_1_PCLK 53
424#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_SLV_1_ACLK 54
425#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_SLV_1_PCLK 55
426#define CLK_GOUT_HSI2_UFS_EMBD_I_ACLK 56
427#define CLK_GOUT_HSI2_UFS_EMBD_I_CLK_UNIPRO 57
428#define CLK_GOUT_HSI2_UFS_EMBD_I_FMP_CLK 58
429#define CLK_GOUT_HSI2_XIU_D_HSI2_ACLK 59
430#define CLK_GOUT_HSI2_XIU_P_HSI2_ACLK 60
431
432/* CMU_MISC */
433#define CLK_MOUT_MISC_BUS_USER 1
434#define CLK_MOUT_MISC_SSS_USER 2
435#define CLK_MOUT_MISC_GIC 3
436#define CLK_DOUT_MISC_BUSP 4
437#define CLK_DOUT_MISC_GIC 5
438#define CLK_GOUT_MISC_MISC_CMU_MISC_PCLK 6
439#define CLK_GOUT_MISC_OTP_CON_BIRA_I_OSCCLK 7
440#define CLK_GOUT_MISC_OTP_CON_BISR_I_OSCCLK 8
441#define CLK_GOUT_MISC_OTP_CON_TOP_I_OSCCLK 9
442#define CLK_GOUT_MISC_CLK_MISC_OSCCLK_CLK 10
443#define CLK_GOUT_MISC_ADM_AHB_SSS_HCLKM 11
444#define CLK_GOUT_MISC_AD_APB_DIT_PCLKM 12
445#define CLK_GOUT_MISC_AD_APB_PUF_PCLKM 13
446#define CLK_GOUT_MISC_DIT_ICLKL2A 14
447#define CLK_GOUT_MISC_D_TZPC_MISC_PCLK 15
448#define CLK_GOUT_MISC_GIC_GICCLK 16
449#define CLK_GOUT_MISC_GPC_MISC_PCLK 17
450#define CLK_GOUT_MISC_LHM_AST_ICC_CPUGIC_I_CLK 18
451#define CLK_GOUT_MISC_LHM_AXI_D_SSS_I_CLK 19
452#define CLK_GOUT_MISC_LHM_AXI_P_GIC_I_CLK 20
453#define CLK_GOUT_MISC_LHM_AXI_P_MISC_I_CLK 21
454#define CLK_GOUT_MISC_LHS_ACEL_D_MISC_I_CLK 22
455#define CLK_GOUT_MISC_LHS_AST_IRI_GICCPU_I_CLK 23
456#define CLK_GOUT_MISC_LHS_AXI_D_SSS_I_CLK 24
457#define CLK_GOUT_MISC_MCT_PCLK 25
458#define CLK_GOUT_MISC_OTP_CON_BIRA_PCLK 26
459#define CLK_GOUT_MISC_OTP_CON_BISR_PCLK 27
460#define CLK_GOUT_MISC_OTP_CON_TOP_PCLK 28
461#define CLK_GOUT_MISC_PDMA_ACLK 29
462#define CLK_GOUT_MISC_PPMU_DMA_ACLK 30
463#define CLK_GOUT_MISC_PPMU_MISC_ACLK 31
464#define CLK_GOUT_MISC_PPMU_MISC_PCLK 32
465#define CLK_GOUT_MISC_PUF_I_CLK 33
466#define CLK_GOUT_MISC_QE_DIT_ACLK 34
467#define CLK_GOUT_MISC_QE_DIT_PCLK 35
468#define CLK_GOUT_MISC_QE_PDMA_ACLK 36
469#define CLK_GOUT_MISC_QE_PDMA_PCLK 37
470#define CLK_GOUT_MISC_QE_PPMU_DMA_ACLK 38
471#define CLK_GOUT_MISC_QE_PPMU_DMA_PCLK 39
472#define CLK_GOUT_MISC_QE_RTIC_ACLK 40
473#define CLK_GOUT_MISC_QE_RTIC_PCLK 41
474#define CLK_GOUT_MISC_QE_SPDMA_ACLK 42
475#define CLK_GOUT_MISC_QE_SPDMA_PCLK 43
476#define CLK_GOUT_MISC_QE_SSS_ACLK 44
477#define CLK_GOUT_MISC_QE_SSS_PCLK 45
478#define CLK_GOUT_MISC_CLK_MISC_BUSD_CLK 46
479#define CLK_GOUT_MISC_CLK_MISC_BUSP_CLK 47
480#define CLK_GOUT_MISC_CLK_MISC_GIC_CLK 48
481#define CLK_GOUT_MISC_CLK_MISC_SSS_CLK 49
482#define CLK_GOUT_MISC_RTIC_I_ACLK 50
483#define CLK_GOUT_MISC_RTIC_I_PCLK 51
484#define CLK_GOUT_MISC_SPDMA_ACLK 52
485#define CLK_GOUT_MISC_SSMT_DIT_ACLK 53
486#define CLK_GOUT_MISC_SSMT_DIT_PCLK 54
487#define CLK_GOUT_MISC_SSMT_PDMA_ACLK 55
488#define CLK_GOUT_MISC_SSMT_PDMA_PCLK 56
489#define CLK_GOUT_MISC_SSMT_PPMU_DMA_ACLK 57
490#define CLK_GOUT_MISC_SSMT_PPMU_DMA_PCLK 58
491#define CLK_GOUT_MISC_SSMT_RTIC_ACLK 59
492#define CLK_GOUT_MISC_SSMT_RTIC_PCLK 60
493#define CLK_GOUT_MISC_SSMT_SPDMA_ACLK 61
494#define CLK_GOUT_MISC_SSMT_SPDMA_PCLK 62
495#define CLK_GOUT_MISC_SSMT_SSS_ACLK 63
496#define CLK_GOUT_MISC_SSMT_SSS_PCLK 64
497#define CLK_GOUT_MISC_SSS_I_ACLK 65
498#define CLK_GOUT_MISC_SSS_I_PCLK 66
499#define CLK_GOUT_MISC_SYSMMU_MISC_CLK_S2 67
500#define CLK_GOUT_MISC_SYSMMU_SSS_CLK_S1 68
501#define CLK_GOUT_MISC_SYSREG_MISC_PCLK 69
502#define CLK_GOUT_MISC_TMU_SUB_PCLK 70
503#define CLK_GOUT_MISC_TMU_TOP_PCLK 71
504#define CLK_GOUT_MISC_WDT_CLUSTER0_PCLK 72
505#define CLK_GOUT_MISC_WDT_CLUSTER1_PCLK 73
506#define CLK_GOUT_MISC_XIU_D_MISC_ACLK 74
507
508/* CMU_PERIC0 */
509#define CLK_MOUT_PERIC0_BUS_USER 1
510#define CLK_MOUT_PERIC0_I3C_USER 2
511#define CLK_MOUT_PERIC0_USI0_UART_USER 3
512#define CLK_MOUT_PERIC0_USI14_USI_USER 4
513#define CLK_MOUT_PERIC0_USI1_USI_USER 5
514#define CLK_MOUT_PERIC0_USI2_USI_USER 6
515#define CLK_MOUT_PERIC0_USI3_USI_USER 7
516#define CLK_MOUT_PERIC0_USI4_USI_USER 8
517#define CLK_MOUT_PERIC0_USI5_USI_USER 9
518#define CLK_MOUT_PERIC0_USI6_USI_USER 10
519#define CLK_MOUT_PERIC0_USI7_USI_USER 11
520#define CLK_MOUT_PERIC0_USI8_USI_USER 12
521#define CLK_DOUT_PERIC0_I3C 13
522#define CLK_DOUT_PERIC0_USI0_UART 14
523#define CLK_DOUT_PERIC0_USI14_USI 15
524#define CLK_DOUT_PERIC0_USI1_USI 16
525#define CLK_DOUT_PERIC0_USI2_USI 17
526#define CLK_DOUT_PERIC0_USI3_USI 18
527#define CLK_DOUT_PERIC0_USI4_USI 19
528#define CLK_DOUT_PERIC0_USI5_USI 20
529#define CLK_DOUT_PERIC0_USI6_USI 21
530#define CLK_DOUT_PERIC0_USI7_USI 22
531#define CLK_DOUT_PERIC0_USI8_USI 23
532#define CLK_GOUT_PERIC0_IP 24
533#define CLK_GOUT_PERIC0_PERIC0_CMU_PERIC0_PCLK 25
534#define CLK_GOUT_PERIC0_CLK_PERIC0_OSCCLK_CLK 26
535#define CLK_GOUT_PERIC0_D_TZPC_PERIC0_PCLK 27
536#define CLK_GOUT_PERIC0_GPC_PERIC0_PCLK 28
537#define CLK_GOUT_PERIC0_GPIO_PERIC0_PCLK 29
538#define CLK_GOUT_PERIC0_LHM_AXI_P_PERIC0_I_CLK 30
539#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_0 31
540#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_1 32
541#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_10 33
542#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_11 34
543#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_12 35
544#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_13 36
545#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_14 37
546#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_15 38
547#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_2 39
548#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_3 40
549#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_4 41
550#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_5 42
551#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_6 43
552#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_7 44
553#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_8 45
554#define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_9 46
555#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_0 47
556#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_1 48
557#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_10 49
558#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_11 50
559#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_12 51
560#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_13 52
561#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_14 53
562#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_15 54
563#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_2 55
564#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_3 56
565#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_4 57
566#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_5 58
567#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_6 59
568#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_7 60
569#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_8 61
570#define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_9 62
571#define CLK_GOUT_PERIC0_PERIC0_TOP1_IPCLK_0 63
572#define CLK_GOUT_PERIC0_PERIC0_TOP1_IPCLK_2 64
573#define CLK_GOUT_PERIC0_PERIC0_TOP1_PCLK_0 65
574#define CLK_GOUT_PERIC0_PERIC0_TOP1_PCLK_2 66
575#define CLK_GOUT_PERIC0_CLK_PERIC0_BUSP_CLK 67
576#define CLK_GOUT_PERIC0_CLK_PERIC0_I3C_CLK 68
577#define CLK_GOUT_PERIC0_CLK_PERIC0_USI0_UART_CLK 69
578#define CLK_GOUT_PERIC0_CLK_PERIC0_USI14_USI_CLK 70
579#define CLK_GOUT_PERIC0_CLK_PERIC0_USI1_USI_CLK 71
580#define CLK_GOUT_PERIC0_CLK_PERIC0_USI2_USI_CLK 72
581#define CLK_GOUT_PERIC0_CLK_PERIC0_USI3_USI_CLK 73
582#define CLK_GOUT_PERIC0_CLK_PERIC0_USI4_USI_CLK 74
583#define CLK_GOUT_PERIC0_CLK_PERIC0_USI5_USI_CLK 75
584#define CLK_GOUT_PERIC0_CLK_PERIC0_USI6_USI_CLK 76
585#define CLK_GOUT_PERIC0_CLK_PERIC0_USI7_USI_CLK 77
586#define CLK_GOUT_PERIC0_CLK_PERIC0_USI8_USI_CLK 78
587#define CLK_GOUT_PERIC0_SYSREG_PERIC0_PCLK 79
588
589/* CMU_PERIC1 */
590#define CLK_MOUT_PERIC1_BUS_USER 1
591#define CLK_MOUT_PERIC1_I3C_USER 2
592#define CLK_MOUT_PERIC1_USI0_USI_USER 3
593#define CLK_MOUT_PERIC1_USI10_USI_USER 4
594#define CLK_MOUT_PERIC1_USI11_USI_USER 5
595#define CLK_MOUT_PERIC1_USI12_USI_USER 6
596#define CLK_MOUT_PERIC1_USI13_USI_USER 7
597#define CLK_MOUT_PERIC1_USI9_USI_USER 8
598#define CLK_DOUT_PERIC1_I3C 9
599#define CLK_DOUT_PERIC1_USI0_USI 10
600#define CLK_DOUT_PERIC1_USI10_USI 11
601#define CLK_DOUT_PERIC1_USI11_USI 12
602#define CLK_DOUT_PERIC1_USI12_USI 13
603#define CLK_DOUT_PERIC1_USI13_USI 14
604#define CLK_DOUT_PERIC1_USI9_USI 15
605#define CLK_GOUT_PERIC1_IP 16
606#define CLK_GOUT_PERIC1_PCLK 17
607#define CLK_GOUT_PERIC1_CLK_PERIC1_I3C_CLK 18
608#define CLK_GOUT_PERIC1_CLK_PERIC1_OSCCLK_CLK 19
609#define CLK_GOUT_PERIC1_D_TZPC_PERIC1_PCLK 20
610#define CLK_GOUT_PERIC1_GPC_PERIC1_PCLK 21
611#define CLK_GOUT_PERIC1_GPIO_PERIC1_PCLK 22
612#define CLK_GOUT_PERIC1_LHM_AXI_P_PERIC1_I_CLK 23
613#define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_1 24
614#define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_2 25
615#define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_3 26
616#define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_4 27
617#define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_5 28
618#define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_6 29
619#define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_8 30
620#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_1 31
621#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_15 32
622#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_2 33
623#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_3 34
624#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_4 35
625#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_5 36
626#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_6 37
627#define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_8 38
628#define CLK_GOUT_PERIC1_CLK_PERIC1_BUSP_CLK 39
629#define CLK_GOUT_PERIC1_CLK_PERIC1_USI0_USI_CLK 40
630#define CLK_GOUT_PERIC1_CLK_PERIC1_USI10_USI_CLK 41
631#define CLK_GOUT_PERIC1_CLK_PERIC1_USI11_USI_CLK 42
632#define CLK_GOUT_PERIC1_CLK_PERIC1_USI12_USI_CLK 43
633#define CLK_GOUT_PERIC1_CLK_PERIC1_USI13_USI_CLK 44
634#define CLK_GOUT_PERIC1_CLK_PERIC1_USI9_USI_CLK 45
635#define CLK_GOUT_PERIC1_SYSREG_PERIC1_PCLK 46
636
637#endif /* _DT_BINDINGS_CLOCK_GOOGLE_GS101_H */