Loading...
1// SPDX-License-Identifier: GPL-2.0
2/*
3 * PCIe host controller driver for HiSilicon STB SoCs
4 *
5 * Copyright (C) 2016-2017 HiSilicon Co., Ltd. http://www.hisilicon.com
6 *
7 * Authors: Ruqiang Ju <juruqiang@hisilicon.com>
8 * Jianguo Sun <sunjianguo1@huawei.com>
9 */
10
11#include <linux/clk.h>
12#include <linux/delay.h>
13#include <linux/interrupt.h>
14#include <linux/kernel.h>
15#include <linux/module.h>
16#include <linux/of.h>
17#include <linux/of_gpio.h>
18#include <linux/pci.h>
19#include <linux/phy/phy.h>
20#include <linux/platform_device.h>
21#include <linux/resource.h>
22#include <linux/reset.h>
23
24#include "pcie-designware.h"
25
26#define to_histb_pcie(x) dev_get_drvdata((x)->dev)
27
28#define PCIE_SYS_CTRL0 0x0000
29#define PCIE_SYS_CTRL1 0x0004
30#define PCIE_SYS_CTRL7 0x001C
31#define PCIE_SYS_CTRL13 0x0034
32#define PCIE_SYS_CTRL15 0x003C
33#define PCIE_SYS_CTRL16 0x0040
34#define PCIE_SYS_CTRL17 0x0044
35
36#define PCIE_SYS_STAT0 0x0100
37#define PCIE_SYS_STAT4 0x0110
38
39#define PCIE_RDLH_LINK_UP BIT(5)
40#define PCIE_XMLH_LINK_UP BIT(15)
41#define PCIE_ELBI_SLV_DBI_ENABLE BIT(21)
42#define PCIE_APP_LTSSM_ENABLE BIT(11)
43
44#define PCIE_DEVICE_TYPE_MASK GENMASK(31, 28)
45#define PCIE_WM_EP 0
46#define PCIE_WM_LEGACY BIT(1)
47#define PCIE_WM_RC BIT(30)
48
49#define PCIE_LTSSM_STATE_MASK GENMASK(5, 0)
50#define PCIE_LTSSM_STATE_ACTIVE 0x11
51
52struct histb_pcie {
53 struct dw_pcie *pci;
54 struct clk *aux_clk;
55 struct clk *pipe_clk;
56 struct clk *sys_clk;
57 struct clk *bus_clk;
58 struct phy *phy;
59 struct reset_control *soft_reset;
60 struct reset_control *sys_reset;
61 struct reset_control *bus_reset;
62 void __iomem *ctrl;
63 int reset_gpio;
64 struct regulator *vpcie;
65};
66
67static u32 histb_pcie_readl(struct histb_pcie *histb_pcie, u32 reg)
68{
69 return readl(histb_pcie->ctrl + reg);
70}
71
72static void histb_pcie_writel(struct histb_pcie *histb_pcie, u32 reg, u32 val)
73{
74 writel(val, histb_pcie->ctrl + reg);
75}
76
77static void histb_pcie_dbi_w_mode(struct pcie_port *pp, bool enable)
78{
79 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
80 struct histb_pcie *hipcie = to_histb_pcie(pci);
81 u32 val;
82
83 val = histb_pcie_readl(hipcie, PCIE_SYS_CTRL0);
84 if (enable)
85 val |= PCIE_ELBI_SLV_DBI_ENABLE;
86 else
87 val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
88 histb_pcie_writel(hipcie, PCIE_SYS_CTRL0, val);
89}
90
91static void histb_pcie_dbi_r_mode(struct pcie_port *pp, bool enable)
92{
93 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
94 struct histb_pcie *hipcie = to_histb_pcie(pci);
95 u32 val;
96
97 val = histb_pcie_readl(hipcie, PCIE_SYS_CTRL1);
98 if (enable)
99 val |= PCIE_ELBI_SLV_DBI_ENABLE;
100 else
101 val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
102 histb_pcie_writel(hipcie, PCIE_SYS_CTRL1, val);
103}
104
105static u32 histb_pcie_read_dbi(struct dw_pcie *pci, void __iomem *base,
106 u32 reg, size_t size)
107{
108 u32 val;
109
110 histb_pcie_dbi_r_mode(&pci->pp, true);
111 dw_pcie_read(base + reg, size, &val);
112 histb_pcie_dbi_r_mode(&pci->pp, false);
113
114 return val;
115}
116
117static void histb_pcie_write_dbi(struct dw_pcie *pci, void __iomem *base,
118 u32 reg, size_t size, u32 val)
119{
120 histb_pcie_dbi_w_mode(&pci->pp, true);
121 dw_pcie_write(base + reg, size, val);
122 histb_pcie_dbi_w_mode(&pci->pp, false);
123}
124
125static int histb_pcie_rd_own_conf(struct pcie_port *pp, int where,
126 int size, u32 *val)
127{
128 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
129 int ret;
130
131 histb_pcie_dbi_r_mode(pp, true);
132 ret = dw_pcie_read(pci->dbi_base + where, size, val);
133 histb_pcie_dbi_r_mode(pp, false);
134
135 return ret;
136}
137
138static int histb_pcie_wr_own_conf(struct pcie_port *pp, int where,
139 int size, u32 val)
140{
141 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
142 int ret;
143
144 histb_pcie_dbi_w_mode(pp, true);
145 ret = dw_pcie_write(pci->dbi_base + where, size, val);
146 histb_pcie_dbi_w_mode(pp, false);
147
148 return ret;
149}
150
151static int histb_pcie_link_up(struct dw_pcie *pci)
152{
153 struct histb_pcie *hipcie = to_histb_pcie(pci);
154 u32 regval;
155 u32 status;
156
157 regval = histb_pcie_readl(hipcie, PCIE_SYS_STAT0);
158 status = histb_pcie_readl(hipcie, PCIE_SYS_STAT4);
159 status &= PCIE_LTSSM_STATE_MASK;
160 if ((regval & PCIE_XMLH_LINK_UP) && (regval & PCIE_RDLH_LINK_UP) &&
161 (status == PCIE_LTSSM_STATE_ACTIVE))
162 return 1;
163
164 return 0;
165}
166
167static int histb_pcie_establish_link(struct pcie_port *pp)
168{
169 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
170 struct histb_pcie *hipcie = to_histb_pcie(pci);
171 u32 regval;
172
173 if (dw_pcie_link_up(pci)) {
174 dev_info(pci->dev, "Link already up\n");
175 return 0;
176 }
177
178 /* PCIe RC work mode */
179 regval = histb_pcie_readl(hipcie, PCIE_SYS_CTRL0);
180 regval &= ~PCIE_DEVICE_TYPE_MASK;
181 regval |= PCIE_WM_RC;
182 histb_pcie_writel(hipcie, PCIE_SYS_CTRL0, regval);
183
184 /* setup root complex */
185 dw_pcie_setup_rc(pp);
186
187 /* assert LTSSM enable */
188 regval = histb_pcie_readl(hipcie, PCIE_SYS_CTRL7);
189 regval |= PCIE_APP_LTSSM_ENABLE;
190 histb_pcie_writel(hipcie, PCIE_SYS_CTRL7, regval);
191
192 return dw_pcie_wait_for_link(pci);
193}
194
195static int histb_pcie_host_init(struct pcie_port *pp)
196{
197 histb_pcie_establish_link(pp);
198
199 if (IS_ENABLED(CONFIG_PCI_MSI))
200 dw_pcie_msi_init(pp);
201
202 return 0;
203}
204
205static const struct dw_pcie_host_ops histb_pcie_host_ops = {
206 .rd_own_conf = histb_pcie_rd_own_conf,
207 .wr_own_conf = histb_pcie_wr_own_conf,
208 .host_init = histb_pcie_host_init,
209};
210
211static void histb_pcie_host_disable(struct histb_pcie *hipcie)
212{
213 reset_control_assert(hipcie->soft_reset);
214 reset_control_assert(hipcie->sys_reset);
215 reset_control_assert(hipcie->bus_reset);
216
217 clk_disable_unprepare(hipcie->aux_clk);
218 clk_disable_unprepare(hipcie->pipe_clk);
219 clk_disable_unprepare(hipcie->sys_clk);
220 clk_disable_unprepare(hipcie->bus_clk);
221
222 if (gpio_is_valid(hipcie->reset_gpio))
223 gpio_set_value_cansleep(hipcie->reset_gpio, 0);
224
225 if (hipcie->vpcie)
226 regulator_disable(hipcie->vpcie);
227}
228
229static int histb_pcie_host_enable(struct pcie_port *pp)
230{
231 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
232 struct histb_pcie *hipcie = to_histb_pcie(pci);
233 struct device *dev = pci->dev;
234 int ret;
235
236 /* power on PCIe device if have */
237 if (hipcie->vpcie) {
238 ret = regulator_enable(hipcie->vpcie);
239 if (ret) {
240 dev_err(dev, "failed to enable regulator: %d\n", ret);
241 return ret;
242 }
243 }
244
245 if (gpio_is_valid(hipcie->reset_gpio))
246 gpio_set_value_cansleep(hipcie->reset_gpio, 1);
247
248 ret = clk_prepare_enable(hipcie->bus_clk);
249 if (ret) {
250 dev_err(dev, "cannot prepare/enable bus clk\n");
251 goto err_bus_clk;
252 }
253
254 ret = clk_prepare_enable(hipcie->sys_clk);
255 if (ret) {
256 dev_err(dev, "cannot prepare/enable sys clk\n");
257 goto err_sys_clk;
258 }
259
260 ret = clk_prepare_enable(hipcie->pipe_clk);
261 if (ret) {
262 dev_err(dev, "cannot prepare/enable pipe clk\n");
263 goto err_pipe_clk;
264 }
265
266 ret = clk_prepare_enable(hipcie->aux_clk);
267 if (ret) {
268 dev_err(dev, "cannot prepare/enable aux clk\n");
269 goto err_aux_clk;
270 }
271
272 reset_control_assert(hipcie->soft_reset);
273 reset_control_deassert(hipcie->soft_reset);
274
275 reset_control_assert(hipcie->sys_reset);
276 reset_control_deassert(hipcie->sys_reset);
277
278 reset_control_assert(hipcie->bus_reset);
279 reset_control_deassert(hipcie->bus_reset);
280
281 return 0;
282
283err_aux_clk:
284 clk_disable_unprepare(hipcie->pipe_clk);
285err_pipe_clk:
286 clk_disable_unprepare(hipcie->sys_clk);
287err_sys_clk:
288 clk_disable_unprepare(hipcie->bus_clk);
289err_bus_clk:
290 if (hipcie->vpcie)
291 regulator_disable(hipcie->vpcie);
292
293 return ret;
294}
295
296static const struct dw_pcie_ops dw_pcie_ops = {
297 .read_dbi = histb_pcie_read_dbi,
298 .write_dbi = histb_pcie_write_dbi,
299 .link_up = histb_pcie_link_up,
300};
301
302static int histb_pcie_probe(struct platform_device *pdev)
303{
304 struct histb_pcie *hipcie;
305 struct dw_pcie *pci;
306 struct pcie_port *pp;
307 struct resource *res;
308 struct device_node *np = pdev->dev.of_node;
309 struct device *dev = &pdev->dev;
310 enum of_gpio_flags of_flags;
311 unsigned long flag = GPIOF_DIR_OUT;
312 int ret;
313
314 hipcie = devm_kzalloc(dev, sizeof(*hipcie), GFP_KERNEL);
315 if (!hipcie)
316 return -ENOMEM;
317
318 pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL);
319 if (!pci)
320 return -ENOMEM;
321
322 hipcie->pci = pci;
323 pp = &pci->pp;
324 pci->dev = dev;
325 pci->ops = &dw_pcie_ops;
326
327 res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "control");
328 hipcie->ctrl = devm_ioremap_resource(dev, res);
329 if (IS_ERR(hipcie->ctrl)) {
330 dev_err(dev, "cannot get control reg base\n");
331 return PTR_ERR(hipcie->ctrl);
332 }
333
334 res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "rc-dbi");
335 pci->dbi_base = devm_ioremap_resource(dev, res);
336 if (IS_ERR(pci->dbi_base)) {
337 dev_err(dev, "cannot get rc-dbi base\n");
338 return PTR_ERR(pci->dbi_base);
339 }
340
341 hipcie->vpcie = devm_regulator_get_optional(dev, "vpcie");
342 if (IS_ERR(hipcie->vpcie)) {
343 if (PTR_ERR(hipcie->vpcie) != -ENODEV)
344 return PTR_ERR(hipcie->vpcie);
345 hipcie->vpcie = NULL;
346 }
347
348 hipcie->reset_gpio = of_get_named_gpio_flags(np,
349 "reset-gpios", 0, &of_flags);
350 if (of_flags & OF_GPIO_ACTIVE_LOW)
351 flag |= GPIOF_ACTIVE_LOW;
352 if (gpio_is_valid(hipcie->reset_gpio)) {
353 ret = devm_gpio_request_one(dev, hipcie->reset_gpio,
354 flag, "PCIe device power control");
355 if (ret) {
356 dev_err(dev, "unable to request gpio\n");
357 return ret;
358 }
359 }
360
361 hipcie->aux_clk = devm_clk_get(dev, "aux");
362 if (IS_ERR(hipcie->aux_clk)) {
363 dev_err(dev, "Failed to get PCIe aux clk\n");
364 return PTR_ERR(hipcie->aux_clk);
365 }
366
367 hipcie->pipe_clk = devm_clk_get(dev, "pipe");
368 if (IS_ERR(hipcie->pipe_clk)) {
369 dev_err(dev, "Failed to get PCIe pipe clk\n");
370 return PTR_ERR(hipcie->pipe_clk);
371 }
372
373 hipcie->sys_clk = devm_clk_get(dev, "sys");
374 if (IS_ERR(hipcie->sys_clk)) {
375 dev_err(dev, "Failed to get PCIEe sys clk\n");
376 return PTR_ERR(hipcie->sys_clk);
377 }
378
379 hipcie->bus_clk = devm_clk_get(dev, "bus");
380 if (IS_ERR(hipcie->bus_clk)) {
381 dev_err(dev, "Failed to get PCIe bus clk\n");
382 return PTR_ERR(hipcie->bus_clk);
383 }
384
385 hipcie->soft_reset = devm_reset_control_get(dev, "soft");
386 if (IS_ERR(hipcie->soft_reset)) {
387 dev_err(dev, "couldn't get soft reset\n");
388 return PTR_ERR(hipcie->soft_reset);
389 }
390
391 hipcie->sys_reset = devm_reset_control_get(dev, "sys");
392 if (IS_ERR(hipcie->sys_reset)) {
393 dev_err(dev, "couldn't get sys reset\n");
394 return PTR_ERR(hipcie->sys_reset);
395 }
396
397 hipcie->bus_reset = devm_reset_control_get(dev, "bus");
398 if (IS_ERR(hipcie->bus_reset)) {
399 dev_err(dev, "couldn't get bus reset\n");
400 return PTR_ERR(hipcie->bus_reset);
401 }
402
403 if (IS_ENABLED(CONFIG_PCI_MSI)) {
404 pp->msi_irq = platform_get_irq_byname(pdev, "msi");
405 if (pp->msi_irq < 0) {
406 dev_err(dev, "Failed to get MSI IRQ\n");
407 return pp->msi_irq;
408 }
409 }
410
411 hipcie->phy = devm_phy_get(dev, "phy");
412 if (IS_ERR(hipcie->phy)) {
413 dev_info(dev, "no pcie-phy found\n");
414 hipcie->phy = NULL;
415 /* fall through here!
416 * if no pcie-phy found, phy init
417 * should be done under boot!
418 */
419 } else {
420 phy_init(hipcie->phy);
421 }
422
423 pp->ops = &histb_pcie_host_ops;
424
425 platform_set_drvdata(pdev, hipcie);
426
427 ret = histb_pcie_host_enable(pp);
428 if (ret) {
429 dev_err(dev, "failed to enable host\n");
430 return ret;
431 }
432
433 ret = dw_pcie_host_init(pp);
434 if (ret) {
435 dev_err(dev, "failed to initialize host\n");
436 return ret;
437 }
438
439 return 0;
440}
441
442static int histb_pcie_remove(struct platform_device *pdev)
443{
444 struct histb_pcie *hipcie = platform_get_drvdata(pdev);
445
446 histb_pcie_host_disable(hipcie);
447
448 if (hipcie->phy)
449 phy_exit(hipcie->phy);
450
451 return 0;
452}
453
454static const struct of_device_id histb_pcie_of_match[] = {
455 { .compatible = "hisilicon,hi3798cv200-pcie", },
456 {},
457};
458MODULE_DEVICE_TABLE(of, histb_pcie_of_match);
459
460static struct platform_driver histb_pcie_platform_driver = {
461 .probe = histb_pcie_probe,
462 .remove = histb_pcie_remove,
463 .driver = {
464 .name = "histb-pcie",
465 .of_match_table = histb_pcie_of_match,
466 },
467};
468module_platform_driver(histb_pcie_platform_driver);
469
470MODULE_DESCRIPTION("HiSilicon STB PCIe host controller driver");
471MODULE_LICENSE("GPL v2");
1// SPDX-License-Identifier: GPL-2.0
2/*
3 * PCIe host controller driver for HiSilicon STB SoCs
4 *
5 * Copyright (C) 2016-2017 HiSilicon Co., Ltd. http://www.hisilicon.com
6 *
7 * Authors: Ruqiang Ju <juruqiang@hisilicon.com>
8 * Jianguo Sun <sunjianguo1@huawei.com>
9 */
10
11#include <linux/clk.h>
12#include <linux/delay.h>
13#include <linux/interrupt.h>
14#include <linux/kernel.h>
15#include <linux/module.h>
16#include <linux/of.h>
17#include <linux/of_gpio.h>
18#include <linux/pci.h>
19#include <linux/phy/phy.h>
20#include <linux/platform_device.h>
21#include <linux/resource.h>
22#include <linux/reset.h>
23
24#include "pcie-designware.h"
25
26#define to_histb_pcie(x) dev_get_drvdata((x)->dev)
27
28#define PCIE_SYS_CTRL0 0x0000
29#define PCIE_SYS_CTRL1 0x0004
30#define PCIE_SYS_CTRL7 0x001C
31#define PCIE_SYS_CTRL13 0x0034
32#define PCIE_SYS_CTRL15 0x003C
33#define PCIE_SYS_CTRL16 0x0040
34#define PCIE_SYS_CTRL17 0x0044
35
36#define PCIE_SYS_STAT0 0x0100
37#define PCIE_SYS_STAT4 0x0110
38
39#define PCIE_RDLH_LINK_UP BIT(5)
40#define PCIE_XMLH_LINK_UP BIT(15)
41#define PCIE_ELBI_SLV_DBI_ENABLE BIT(21)
42#define PCIE_APP_LTSSM_ENABLE BIT(11)
43
44#define PCIE_DEVICE_TYPE_MASK GENMASK(31, 28)
45#define PCIE_WM_EP 0
46#define PCIE_WM_LEGACY BIT(1)
47#define PCIE_WM_RC BIT(30)
48
49#define PCIE_LTSSM_STATE_MASK GENMASK(5, 0)
50#define PCIE_LTSSM_STATE_ACTIVE 0x11
51
52struct histb_pcie {
53 struct dw_pcie *pci;
54 struct clk *aux_clk;
55 struct clk *pipe_clk;
56 struct clk *sys_clk;
57 struct clk *bus_clk;
58 struct phy *phy;
59 struct reset_control *soft_reset;
60 struct reset_control *sys_reset;
61 struct reset_control *bus_reset;
62 void __iomem *ctrl;
63 int reset_gpio;
64 struct regulator *vpcie;
65};
66
67static u32 histb_pcie_readl(struct histb_pcie *histb_pcie, u32 reg)
68{
69 return readl(histb_pcie->ctrl + reg);
70}
71
72static void histb_pcie_writel(struct histb_pcie *histb_pcie, u32 reg, u32 val)
73{
74 writel(val, histb_pcie->ctrl + reg);
75}
76
77static void histb_pcie_dbi_w_mode(struct pcie_port *pp, bool enable)
78{
79 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
80 struct histb_pcie *hipcie = to_histb_pcie(pci);
81 u32 val;
82
83 val = histb_pcie_readl(hipcie, PCIE_SYS_CTRL0);
84 if (enable)
85 val |= PCIE_ELBI_SLV_DBI_ENABLE;
86 else
87 val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
88 histb_pcie_writel(hipcie, PCIE_SYS_CTRL0, val);
89}
90
91static void histb_pcie_dbi_r_mode(struct pcie_port *pp, bool enable)
92{
93 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
94 struct histb_pcie *hipcie = to_histb_pcie(pci);
95 u32 val;
96
97 val = histb_pcie_readl(hipcie, PCIE_SYS_CTRL1);
98 if (enable)
99 val |= PCIE_ELBI_SLV_DBI_ENABLE;
100 else
101 val &= ~PCIE_ELBI_SLV_DBI_ENABLE;
102 histb_pcie_writel(hipcie, PCIE_SYS_CTRL1, val);
103}
104
105static u32 histb_pcie_read_dbi(struct dw_pcie *pci, void __iomem *base,
106 u32 reg, size_t size)
107{
108 u32 val;
109
110 histb_pcie_dbi_r_mode(&pci->pp, true);
111 dw_pcie_read(base + reg, size, &val);
112 histb_pcie_dbi_r_mode(&pci->pp, false);
113
114 return val;
115}
116
117static void histb_pcie_write_dbi(struct dw_pcie *pci, void __iomem *base,
118 u32 reg, size_t size, u32 val)
119{
120 histb_pcie_dbi_w_mode(&pci->pp, true);
121 dw_pcie_write(base + reg, size, val);
122 histb_pcie_dbi_w_mode(&pci->pp, false);
123}
124
125static int histb_pcie_rd_own_conf(struct pci_bus *bus, unsigned int devfn,
126 int where, int size, u32 *val)
127{
128 struct dw_pcie *pci = to_dw_pcie_from_pp(bus->sysdata);
129
130 if (PCI_SLOT(devfn)) {
131 *val = ~0;
132 return PCIBIOS_DEVICE_NOT_FOUND;
133 }
134
135 *val = dw_pcie_read_dbi(pci, where, size);
136 return PCIBIOS_SUCCESSFUL;
137}
138
139static int histb_pcie_wr_own_conf(struct pci_bus *bus, unsigned int devfn,
140 int where, int size, u32 val)
141{
142 struct dw_pcie *pci = to_dw_pcie_from_pp(bus->sysdata);
143
144 if (PCI_SLOT(devfn))
145 return PCIBIOS_DEVICE_NOT_FOUND;
146
147 dw_pcie_write_dbi(pci, where, size, val);
148 return PCIBIOS_SUCCESSFUL;
149}
150
151static struct pci_ops histb_pci_ops = {
152 .read = histb_pcie_rd_own_conf,
153 .write = histb_pcie_wr_own_conf,
154};
155
156static int histb_pcie_link_up(struct dw_pcie *pci)
157{
158 struct histb_pcie *hipcie = to_histb_pcie(pci);
159 u32 regval;
160 u32 status;
161
162 regval = histb_pcie_readl(hipcie, PCIE_SYS_STAT0);
163 status = histb_pcie_readl(hipcie, PCIE_SYS_STAT4);
164 status &= PCIE_LTSSM_STATE_MASK;
165 if ((regval & PCIE_XMLH_LINK_UP) && (regval & PCIE_RDLH_LINK_UP) &&
166 (status == PCIE_LTSSM_STATE_ACTIVE))
167 return 1;
168
169 return 0;
170}
171
172static int histb_pcie_start_link(struct dw_pcie *pci)
173{
174 struct histb_pcie *hipcie = to_histb_pcie(pci);
175 u32 regval;
176
177 /* assert LTSSM enable */
178 regval = histb_pcie_readl(hipcie, PCIE_SYS_CTRL7);
179 regval |= PCIE_APP_LTSSM_ENABLE;
180 histb_pcie_writel(hipcie, PCIE_SYS_CTRL7, regval);
181
182 return 0;
183}
184
185static int histb_pcie_host_init(struct pcie_port *pp)
186{
187 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
188 struct histb_pcie *hipcie = to_histb_pcie(pci);
189 u32 regval;
190
191 pp->bridge->ops = &histb_pci_ops;
192
193 /* PCIe RC work mode */
194 regval = histb_pcie_readl(hipcie, PCIE_SYS_CTRL0);
195 regval &= ~PCIE_DEVICE_TYPE_MASK;
196 regval |= PCIE_WM_RC;
197 histb_pcie_writel(hipcie, PCIE_SYS_CTRL0, regval);
198
199 return 0;
200}
201
202static const struct dw_pcie_host_ops histb_pcie_host_ops = {
203 .host_init = histb_pcie_host_init,
204};
205
206static void histb_pcie_host_disable(struct histb_pcie *hipcie)
207{
208 reset_control_assert(hipcie->soft_reset);
209 reset_control_assert(hipcie->sys_reset);
210 reset_control_assert(hipcie->bus_reset);
211
212 clk_disable_unprepare(hipcie->aux_clk);
213 clk_disable_unprepare(hipcie->pipe_clk);
214 clk_disable_unprepare(hipcie->sys_clk);
215 clk_disable_unprepare(hipcie->bus_clk);
216
217 if (gpio_is_valid(hipcie->reset_gpio))
218 gpio_set_value_cansleep(hipcie->reset_gpio, 0);
219
220 if (hipcie->vpcie)
221 regulator_disable(hipcie->vpcie);
222}
223
224static int histb_pcie_host_enable(struct pcie_port *pp)
225{
226 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
227 struct histb_pcie *hipcie = to_histb_pcie(pci);
228 struct device *dev = pci->dev;
229 int ret;
230
231 /* power on PCIe device if have */
232 if (hipcie->vpcie) {
233 ret = regulator_enable(hipcie->vpcie);
234 if (ret) {
235 dev_err(dev, "failed to enable regulator: %d\n", ret);
236 return ret;
237 }
238 }
239
240 if (gpio_is_valid(hipcie->reset_gpio))
241 gpio_set_value_cansleep(hipcie->reset_gpio, 1);
242
243 ret = clk_prepare_enable(hipcie->bus_clk);
244 if (ret) {
245 dev_err(dev, "cannot prepare/enable bus clk\n");
246 goto err_bus_clk;
247 }
248
249 ret = clk_prepare_enable(hipcie->sys_clk);
250 if (ret) {
251 dev_err(dev, "cannot prepare/enable sys clk\n");
252 goto err_sys_clk;
253 }
254
255 ret = clk_prepare_enable(hipcie->pipe_clk);
256 if (ret) {
257 dev_err(dev, "cannot prepare/enable pipe clk\n");
258 goto err_pipe_clk;
259 }
260
261 ret = clk_prepare_enable(hipcie->aux_clk);
262 if (ret) {
263 dev_err(dev, "cannot prepare/enable aux clk\n");
264 goto err_aux_clk;
265 }
266
267 reset_control_assert(hipcie->soft_reset);
268 reset_control_deassert(hipcie->soft_reset);
269
270 reset_control_assert(hipcie->sys_reset);
271 reset_control_deassert(hipcie->sys_reset);
272
273 reset_control_assert(hipcie->bus_reset);
274 reset_control_deassert(hipcie->bus_reset);
275
276 return 0;
277
278err_aux_clk:
279 clk_disable_unprepare(hipcie->pipe_clk);
280err_pipe_clk:
281 clk_disable_unprepare(hipcie->sys_clk);
282err_sys_clk:
283 clk_disable_unprepare(hipcie->bus_clk);
284err_bus_clk:
285 if (hipcie->vpcie)
286 regulator_disable(hipcie->vpcie);
287
288 return ret;
289}
290
291static const struct dw_pcie_ops dw_pcie_ops = {
292 .read_dbi = histb_pcie_read_dbi,
293 .write_dbi = histb_pcie_write_dbi,
294 .link_up = histb_pcie_link_up,
295 .start_link = histb_pcie_start_link,
296};
297
298static int histb_pcie_probe(struct platform_device *pdev)
299{
300 struct histb_pcie *hipcie;
301 struct dw_pcie *pci;
302 struct pcie_port *pp;
303 struct device_node *np = pdev->dev.of_node;
304 struct device *dev = &pdev->dev;
305 enum of_gpio_flags of_flags;
306 unsigned long flag = GPIOF_DIR_OUT;
307 int ret;
308
309 hipcie = devm_kzalloc(dev, sizeof(*hipcie), GFP_KERNEL);
310 if (!hipcie)
311 return -ENOMEM;
312
313 pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL);
314 if (!pci)
315 return -ENOMEM;
316
317 hipcie->pci = pci;
318 pp = &pci->pp;
319 pci->dev = dev;
320 pci->ops = &dw_pcie_ops;
321
322 hipcie->ctrl = devm_platform_ioremap_resource_byname(pdev, "control");
323 if (IS_ERR(hipcie->ctrl)) {
324 dev_err(dev, "cannot get control reg base\n");
325 return PTR_ERR(hipcie->ctrl);
326 }
327
328 pci->dbi_base = devm_platform_ioremap_resource_byname(pdev, "rc-dbi");
329 if (IS_ERR(pci->dbi_base)) {
330 dev_err(dev, "cannot get rc-dbi base\n");
331 return PTR_ERR(pci->dbi_base);
332 }
333
334 hipcie->vpcie = devm_regulator_get_optional(dev, "vpcie");
335 if (IS_ERR(hipcie->vpcie)) {
336 if (PTR_ERR(hipcie->vpcie) != -ENODEV)
337 return PTR_ERR(hipcie->vpcie);
338 hipcie->vpcie = NULL;
339 }
340
341 hipcie->reset_gpio = of_get_named_gpio_flags(np,
342 "reset-gpios", 0, &of_flags);
343 if (of_flags & OF_GPIO_ACTIVE_LOW)
344 flag |= GPIOF_ACTIVE_LOW;
345 if (gpio_is_valid(hipcie->reset_gpio)) {
346 ret = devm_gpio_request_one(dev, hipcie->reset_gpio,
347 flag, "PCIe device power control");
348 if (ret) {
349 dev_err(dev, "unable to request gpio\n");
350 return ret;
351 }
352 }
353
354 hipcie->aux_clk = devm_clk_get(dev, "aux");
355 if (IS_ERR(hipcie->aux_clk)) {
356 dev_err(dev, "Failed to get PCIe aux clk\n");
357 return PTR_ERR(hipcie->aux_clk);
358 }
359
360 hipcie->pipe_clk = devm_clk_get(dev, "pipe");
361 if (IS_ERR(hipcie->pipe_clk)) {
362 dev_err(dev, "Failed to get PCIe pipe clk\n");
363 return PTR_ERR(hipcie->pipe_clk);
364 }
365
366 hipcie->sys_clk = devm_clk_get(dev, "sys");
367 if (IS_ERR(hipcie->sys_clk)) {
368 dev_err(dev, "Failed to get PCIEe sys clk\n");
369 return PTR_ERR(hipcie->sys_clk);
370 }
371
372 hipcie->bus_clk = devm_clk_get(dev, "bus");
373 if (IS_ERR(hipcie->bus_clk)) {
374 dev_err(dev, "Failed to get PCIe bus clk\n");
375 return PTR_ERR(hipcie->bus_clk);
376 }
377
378 hipcie->soft_reset = devm_reset_control_get(dev, "soft");
379 if (IS_ERR(hipcie->soft_reset)) {
380 dev_err(dev, "couldn't get soft reset\n");
381 return PTR_ERR(hipcie->soft_reset);
382 }
383
384 hipcie->sys_reset = devm_reset_control_get(dev, "sys");
385 if (IS_ERR(hipcie->sys_reset)) {
386 dev_err(dev, "couldn't get sys reset\n");
387 return PTR_ERR(hipcie->sys_reset);
388 }
389
390 hipcie->bus_reset = devm_reset_control_get(dev, "bus");
391 if (IS_ERR(hipcie->bus_reset)) {
392 dev_err(dev, "couldn't get bus reset\n");
393 return PTR_ERR(hipcie->bus_reset);
394 }
395
396 hipcie->phy = devm_phy_get(dev, "phy");
397 if (IS_ERR(hipcie->phy)) {
398 dev_info(dev, "no pcie-phy found\n");
399 hipcie->phy = NULL;
400 /* fall through here!
401 * if no pcie-phy found, phy init
402 * should be done under boot!
403 */
404 } else {
405 phy_init(hipcie->phy);
406 }
407
408 pp->ops = &histb_pcie_host_ops;
409
410 platform_set_drvdata(pdev, hipcie);
411
412 ret = histb_pcie_host_enable(pp);
413 if (ret) {
414 dev_err(dev, "failed to enable host\n");
415 return ret;
416 }
417
418 ret = dw_pcie_host_init(pp);
419 if (ret) {
420 dev_err(dev, "failed to initialize host\n");
421 return ret;
422 }
423
424 return 0;
425}
426
427static int histb_pcie_remove(struct platform_device *pdev)
428{
429 struct histb_pcie *hipcie = platform_get_drvdata(pdev);
430
431 histb_pcie_host_disable(hipcie);
432
433 if (hipcie->phy)
434 phy_exit(hipcie->phy);
435
436 return 0;
437}
438
439static const struct of_device_id histb_pcie_of_match[] = {
440 { .compatible = "hisilicon,hi3798cv200-pcie", },
441 {},
442};
443MODULE_DEVICE_TABLE(of, histb_pcie_of_match);
444
445static struct platform_driver histb_pcie_platform_driver = {
446 .probe = histb_pcie_probe,
447 .remove = histb_pcie_remove,
448 .driver = {
449 .name = "histb-pcie",
450 .of_match_table = histb_pcie_of_match,
451 },
452};
453module_platform_driver(histb_pcie_platform_driver);
454
455MODULE_DESCRIPTION("HiSilicon STB PCIe host controller driver");
456MODULE_LICENSE("GPL v2");