1/* SPDX-License-Identifier: MIT */
 2/*
 3 * Copyright © 2021-2023 Intel Corporation
 4 */
 5
 6#ifndef _XE_MMIO_H_
 7#define _XE_MMIO_H_
 8
 9#include "xe_gt_types.h"
10
11struct xe_device;
12struct xe_reg;
13
14int xe_mmio_init(struct xe_device *xe);
15int xe_mmio_probe_tiles(struct xe_device *xe);
16
17u8 xe_mmio_read8(struct xe_mmio *mmio, struct xe_reg reg);
18u16 xe_mmio_read16(struct xe_mmio *mmio, struct xe_reg reg);
19void xe_mmio_write32(struct xe_mmio *mmio, struct xe_reg reg, u32 val);
20u32 xe_mmio_read32(struct xe_mmio *mmio, struct xe_reg reg);
21u32 xe_mmio_rmw32(struct xe_mmio *mmio, struct xe_reg reg, u32 clr, u32 set);
22int xe_mmio_write32_and_verify(struct xe_mmio *mmio, struct xe_reg reg, u32 val, u32 mask, u32 eval);
23bool xe_mmio_in_range(const struct xe_mmio *mmio, const struct xe_mmio_range *range, struct xe_reg reg);
24
25u64 xe_mmio_read64_2x32(struct xe_mmio *mmio, struct xe_reg reg);
26int xe_mmio_wait32(struct xe_mmio *mmio, struct xe_reg reg, u32 mask, u32 val,
27		   u32 timeout_us, u32 *out_val, bool atomic);
28int xe_mmio_wait32_not(struct xe_mmio *mmio, struct xe_reg reg, u32 mask,
29		       u32 val, u32 timeout_us, u32 *out_val, bool atomic);
30
31static inline u32 xe_mmio_adjusted_addr(const struct xe_mmio *mmio, u32 addr)
32{
33	if (addr < mmio->adj_limit)
34		addr += mmio->adj_offset;
35	return addr;
36}
37
38static inline struct xe_mmio *xe_root_tile_mmio(struct xe_device *xe)
39{
40	return &xe->tiles[0].mmio;
41}
42
43#endif