1#ifndef DT_BINDINGS_MEMORY_TEGRA210_MC_H
 2#define DT_BINDINGS_MEMORY_TEGRA210_MC_H
 3
 4#define TEGRA_SWGROUP_PTC	0
 5#define TEGRA_SWGROUP_DC	1
 6#define TEGRA_SWGROUP_DCB	2
 7#define TEGRA_SWGROUP_AFI	3
 8#define TEGRA_SWGROUP_AVPC	4
 9#define TEGRA_SWGROUP_HDA	5
10#define TEGRA_SWGROUP_HC	6
11#define TEGRA_SWGROUP_NVENC	7
12#define TEGRA_SWGROUP_PPCS	8
13#define TEGRA_SWGROUP_SATA	9
14#define TEGRA_SWGROUP_MPCORE	10
15#define TEGRA_SWGROUP_ISP2	11
16#define TEGRA_SWGROUP_XUSB_HOST	12
17#define TEGRA_SWGROUP_XUSB_DEV	13
18#define TEGRA_SWGROUP_ISP2B	14
19#define TEGRA_SWGROUP_TSEC	15
20#define TEGRA_SWGROUP_A9AVP	16
21#define TEGRA_SWGROUP_GPU	17
22#define TEGRA_SWGROUP_SDMMC1A	18
23#define TEGRA_SWGROUP_SDMMC2A	19
24#define TEGRA_SWGROUP_SDMMC3A	20
25#define TEGRA_SWGROUP_SDMMC4A	21
26#define TEGRA_SWGROUP_VIC	22
27#define TEGRA_SWGROUP_VI	23
28#define TEGRA_SWGROUP_NVDEC	24
29#define TEGRA_SWGROUP_APE	25
30#define TEGRA_SWGROUP_NVJPG	26
31#define TEGRA_SWGROUP_SE	27
32#define TEGRA_SWGROUP_AXIAP	28
33#define TEGRA_SWGROUP_ETR	29
34#define TEGRA_SWGROUP_TSECB	30
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
35
36#endif

 1/* SPDX-License-Identifier: GPL-2.0 */
 2#ifndef DT_BINDINGS_MEMORY_TEGRA210_MC_H
 3#define DT_BINDINGS_MEMORY_TEGRA210_MC_H
 4
 5#define TEGRA_SWGROUP_PTC	0
 6#define TEGRA_SWGROUP_DC	1
 7#define TEGRA_SWGROUP_DCB	2
 8#define TEGRA_SWGROUP_AFI	3
 9#define TEGRA_SWGROUP_AVPC	4
10#define TEGRA_SWGROUP_HDA	5
11#define TEGRA_SWGROUP_HC	6
12#define TEGRA_SWGROUP_NVENC	7
13#define TEGRA_SWGROUP_PPCS	8
14#define TEGRA_SWGROUP_SATA	9
15#define TEGRA_SWGROUP_MPCORE	10
16#define TEGRA_SWGROUP_ISP2	11
17#define TEGRA_SWGROUP_XUSB_HOST	12
18#define TEGRA_SWGROUP_XUSB_DEV	13
19#define TEGRA_SWGROUP_ISP2B	14
20#define TEGRA_SWGROUP_TSEC	15
21#define TEGRA_SWGROUP_A9AVP	16
22#define TEGRA_SWGROUP_GPU	17
23#define TEGRA_SWGROUP_SDMMC1A	18
24#define TEGRA_SWGROUP_SDMMC2A	19
25#define TEGRA_SWGROUP_SDMMC3A	20
26#define TEGRA_SWGROUP_SDMMC4A	21
27#define TEGRA_SWGROUP_VIC	22
28#define TEGRA_SWGROUP_VI	23
29#define TEGRA_SWGROUP_NVDEC	24
30#define TEGRA_SWGROUP_APE	25
31#define TEGRA_SWGROUP_NVJPG	26
32#define TEGRA_SWGROUP_SE	27
33#define TEGRA_SWGROUP_AXIAP	28
34#define TEGRA_SWGROUP_ETR	29
35#define TEGRA_SWGROUP_TSECB	30
36
37#define TEGRA210_MC_RESET_AFI		0
38#define TEGRA210_MC_RESET_AVPC		1
39#define TEGRA210_MC_RESET_DC		2
40#define TEGRA210_MC_RESET_DCB		3
41#define TEGRA210_MC_RESET_HC		4
42#define TEGRA210_MC_RESET_HDA		5
43#define TEGRA210_MC_RESET_ISP2		6
44#define TEGRA210_MC_RESET_MPCORE	7
45#define TEGRA210_MC_RESET_NVENC		8
46#define TEGRA210_MC_RESET_PPCS		9
47#define TEGRA210_MC_RESET_SATA		10
48#define TEGRA210_MC_RESET_VI		11
49#define TEGRA210_MC_RESET_VIC		12
50#define TEGRA210_MC_RESET_XUSB_HOST	13
51#define TEGRA210_MC_RESET_XUSB_DEV	14
52#define TEGRA210_MC_RESET_A9AVP		15
53#define TEGRA210_MC_RESET_TSEC		16
54#define TEGRA210_MC_RESET_SDMMC1	17
55#define TEGRA210_MC_RESET_SDMMC2	18
56#define TEGRA210_MC_RESET_SDMMC3	19
57#define TEGRA210_MC_RESET_SDMMC4	20
58#define TEGRA210_MC_RESET_ISP2B		21
59#define TEGRA210_MC_RESET_GPU		22
60#define TEGRA210_MC_RESET_NVDEC		23
61#define TEGRA210_MC_RESET_APE		24
62#define TEGRA210_MC_RESET_SE		25
63#define TEGRA210_MC_RESET_NVJPG		26
64#define TEGRA210_MC_RESET_AXIAP		27
65#define TEGRA210_MC_RESET_ETR		28
66#define TEGRA210_MC_RESET_TSECB		29
67
68#endif