1#ifndef __ASM_BARRIER_H
 2#define __ASM_BARRIER_H
 3
 4#ifndef __ASSEMBLY__
 5#include <asm/outercache.h>
 6
 7#define nop() __asm__ __volatile__("mov\tr0,r0\t@ nop\n\t");
 8
 9#if __LINUX_ARM_ARCH__ >= 7 ||		\
10	(__LINUX_ARM_ARCH__ == 6 && defined(CONFIG_CPU_32v6K))
11#define sev()	__asm__ __volatile__ ("sev" : : : "memory")
12#define wfe()	__asm__ __volatile__ ("wfe" : : : "memory")
13#define wfi()	__asm__ __volatile__ ("wfi" : : : "memory")
14#endif
15
16#if __LINUX_ARM_ARCH__ >= 7
17#define isb() __asm__ __volatile__ ("isb" : : : "memory")
18#define dsb() __asm__ __volatile__ ("dsb" : : : "memory")
19#define dmb() __asm__ __volatile__ ("dmb" : : : "memory")
20#elif defined(CONFIG_CPU_XSC3) || __LINUX_ARM_ARCH__ == 6
21#define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
22				    : : "r" (0) : "memory")
23#define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
24				    : : "r" (0) : "memory")
25#define dmb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 5" \
26				    : : "r" (0) : "memory")
27#elif defined(CONFIG_CPU_FA526)
28#define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
29				    : : "r" (0) : "memory")
30#define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
31				    : : "r" (0) : "memory")
32#define dmb() __asm__ __volatile__ ("" : : : "memory")
33#else
34#define isb() __asm__ __volatile__ ("" : : : "memory")
35#define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
36				    : : "r" (0) : "memory")
37#define dmb() __asm__ __volatile__ ("" : : : "memory")
 
 
 
 
 
 
 
 
38#endif
39
40#ifdef CONFIG_ARCH_HAS_BARRIERS
41#include <mach/barriers.h>
42#elif defined(CONFIG_ARM_DMA_MEM_BUFFERABLE) || defined(CONFIG_SMP)
43#define mb()		do { dsb(); outer_sync(); } while (0)
44#define rmb()		dsb()
45#define wmb()		mb()
46#else
47#include <asm/memory.h>
48#define mb()	do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
49#define rmb()	do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
50#define wmb()	do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
51#endif
52
53#ifndef CONFIG_SMP
54#define smp_mb()	barrier()
55#define smp_rmb()	barrier()
56#define smp_wmb()	barrier()
57#else
58#define smp_mb()	dmb()
59#define smp_rmb()	dmb()
60#define smp_wmb()	dmb()
 
 
61#endif
62
63#define read_barrier_depends()		do { } while(0)
64#define smp_read_barrier_depends()	do { } while(0)
 
65
66#define set_mb(var, value)	do { var = value; smp_mb(); } while (0)
67
68#endif /* !__ASSEMBLY__ */
69#endif /* __ASM_BARRIER_H */

 1#ifndef __ASM_BARRIER_H
 2#define __ASM_BARRIER_H
 3
 4#ifndef __ASSEMBLY__
 
 5
 6#define nop() __asm__ __volatile__("mov\tr0,r0\t@ nop\n\t");
 7
 8#if __LINUX_ARM_ARCH__ >= 7 ||		\
 9	(__LINUX_ARM_ARCH__ == 6 && defined(CONFIG_CPU_32v6K))
10#define sev()	__asm__ __volatile__ ("sev" : : : "memory")
11#define wfe()	__asm__ __volatile__ ("wfe" : : : "memory")
12#define wfi()	__asm__ __volatile__ ("wfi" : : : "memory")
13#endif
14
15#if __LINUX_ARM_ARCH__ >= 7
16#define isb(option) __asm__ __volatile__ ("isb " #option : : : "memory")
17#define dsb(option) __asm__ __volatile__ ("dsb " #option : : : "memory")
18#define dmb(option) __asm__ __volatile__ ("dmb " #option : : : "memory")
19#elif defined(CONFIG_CPU_XSC3) || __LINUX_ARM_ARCH__ == 6
20#define isb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
21				    : : "r" (0) : "memory")
22#define dsb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
23				    : : "r" (0) : "memory")
24#define dmb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 5" \
25				    : : "r" (0) : "memory")
26#elif defined(CONFIG_CPU_FA526)
27#define isb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
28				    : : "r" (0) : "memory")
29#define dsb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
30				    : : "r" (0) : "memory")
31#define dmb(x) __asm__ __volatile__ ("" : : : "memory")
32#else
33#define isb(x) __asm__ __volatile__ ("" : : : "memory")
34#define dsb(x) __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
35				    : : "r" (0) : "memory")
36#define dmb(x) __asm__ __volatile__ ("" : : : "memory")
37#endif
38
39#ifdef CONFIG_ARM_HEAVY_MB
40extern void (*soc_mb)(void);
41extern void arm_heavy_mb(void);
42#define __arm_heavy_mb(x...) do { dsb(x); arm_heavy_mb(); } while (0)
43#else
44#define __arm_heavy_mb(x...) dsb(x)
45#endif
46
47#ifdef CONFIG_ARCH_HAS_BARRIERS
48#include <mach/barriers.h>
49#elif defined(CONFIG_ARM_DMA_MEM_BUFFERABLE) || defined(CONFIG_SMP)
50#define mb()		__arm_heavy_mb()
51#define rmb()		dsb()
52#define wmb()		__arm_heavy_mb(st)
53#define dma_rmb()	dmb(osh)
54#define dma_wmb()	dmb(oshst)
 
 
 
 
 
 
 
 
 
55#else
56#define mb()		barrier()
57#define rmb()		barrier()
58#define wmb()		barrier()
59#define dma_rmb()	barrier()
60#define dma_wmb()	barrier()
61#endif
62
63#define __smp_mb()	dmb(ish)
64#define __smp_rmb()	__smp_mb()
65#define __smp_wmb()	dmb(ishst)
66
67#include <asm-generic/barrier.h>
68
69#endif /* !__ASSEMBLY__ */
70#endif /* __ASM_BARRIER_H */